Description
Подложка ИС — это промежуточное звено, связывающее чип и печатную плату. Микросхема и печатная плата могут быть соединены внутренней схемой. Это ключевой компонент процесса упаковки ИС, который характеризуется легким весом, небольшим размером, стабильным качеством и отличным доступом к информации.
Маленький, легкий, тонкий, с высокой плотностью проводки. Обеспечивает наилучший носитель для миниатюрного дизайна электронных устройств.
Обеспечение защиты чипа и эффективного отвода тепла с помощью процесса упаковки полупроводников.
В соответствии с различными методами упаковки, их можно разделить на CSP, fcCSP, SiP и т.д.
